三菱PLCでFB 構造化ラダーを使ってみた

ラダーソフト設計では、中身がわかりにくい・・

それでフローチャート式に構造がわかるようにブロック図を描く作業をしていることがあります。

設計書で設計図を描いて、ラダー記述する・・ならわかりますが、ラダーで作成したのをブロック図化するなんて大変な作業になりますね。

そこで今回は、構造化ラダーを使ってその問題を解決する手法を検討します。

ラダーのブロック図化は例えばこんな感じです。

さて、GXWORKS2で新規作成で構造化プロジェクト作成してみましょう。

新規で作成します。

では、ラベルを登録していきましょう。

タイマーを設定するには、部品選択でOUT_T(タイマ)をドラッグ&ドロップしまうs。

ENは、タイマー起動条件で常時ONです。

設定するときは、varをドラッグ&ドロップします。

Tcoilはタイムアップした時のタイマーコイルになります。

次にTvalueでタイマーの設定時間を設定します。

それで変換します。異常の表示がなければOKです。

どちらかというとVBとか言語系の処理みたいですね。変換して書き込みとなります。

試しにシミュレーションしてみます。

電源ONするとD0タイマー設定値が0なのですぐにONになりますね。

最初のブロック図を全部プログラミングしましょう。

シミュレーションで起動してみます。

2度手間を考えると構造化ラダーも使えますね。

ただ、以前のラダープログラムしか扱ったことがないとちょっと難しいかもしれません。

私もラダーだけの記述のほうが100倍速い・・ので、設計図をかいてから、ラダープログラミングするほうが早いと思います。ただし、GXWORKS3とかIEC準拠のプログラムではどんどん構造化、FB化がすすんでいるので将来的には、なれないといけないかもしれませんね。



サンプルファイルが欲しい方は、

E-MAIL:FAgtech@gmail.com まで

ご連絡ください。

FA電気設計屋の備忘録

FA設計では、主としてPLC(シーケンサ)を使用してプログラムします。ラダーソフトは、簡便でちょっと理解できれば使えますが、昨今のIOT時代を迎えて、高速、高度化がすすみ、今までPC等の言語系プログラムしかできなかったことさえも可能となっています。そうなると今まで通りの考え方では、プログラム設計はバグとの闘いになります。その闘いの記録とFA設計で必要な備忘録をアップします。

0コメント

  • 1000 / 1000